Cina e semiconduttori: DUV, multi-patterning vs EUV

La corsa cinese all’autosufficienza nei semiconduttori è uno dei capitoli più affascinanti e controversi della geopolitica tecnologica contemporanea. Mentre l’Occidente blinda l’accesso alla litografia EUV, la Cina tenta una scommessa tecnica ambiziosa: raggiungere nodi produttivi a 3 nanometri usando tecnologia DUV potenziata da tecniche di multi-patterning. Ma quanto è realistica questa strategia? E quali sono i veri limiti tecnici, economici e geopolitici che si nascondono dietro gli annunci? In questo articolo analizziamo lo stato dell’arte tra il 2023 e il 2026, separando i fatti confermati dalle speculazioni.

Il blocco occidentale sull’EUV e il ruolo chiave di ASML

Dal 2019, e con un inasprimento significativo nel biennio 2023-2024, l’export di macchine EUV (Extreme Ultraviolet Lithography) verso la Cina è sottoposto a restrizioni severe. Non si tratta solo delle macchine in sé, ma anche di componenti critici, servizi di manutenzione e strumenti DUV di fascia alta.

Al centro di questo scacchiere geopolitico c’è ASML, l’azienda olandese che detiene il monopolio quasi assoluto sulla produzione di scanner EUV. Questa posizione dominante ha trasformato ASML in un vero e proprio strumento di politica industriale per l’Unione Europea e gli Stati Uniti, capace di influenzare gli equilibri di potere nel settore tech globale.

• Le restrizioni riguardano non solo le macchine EUV di ultima generazione, ma anche alcune varianti DUV avanzate.
• Le licenze di esportazione sono soggette a pressioni politiche continue, come dimostrato dai casi riportati nel 2024.
• Il controllo si estende anche a pezzi di ricambio e software, elementi indispensabili per mantenere operative le macchine già installate.

La strategia cinese: DUV e multi-patterning per aggirare il blocco

Bloccata l’strada dell’EUV, la Cina ha puntato su un approccio alternativo: sfruttare la tecnologia DUV a 193 nm (ArFi immersion) combinata con tecniche di multi-patterning, come il double patterning, il quadruple patterning e l’SAQP (Self-Aligned Quadruple Patterning).

L’idea di fondo è semplice: se non si può usare la luce ultravioletta estrema per “scolpire” circuiti sempre più piccoli in un solo passaggio, si moltiplicano le esposizioni e le maschere per ottenere risultati simili, anche se con un processo molto più complesso.

I principali attori della strategia cinese

• SMIC è la punta di lancio della fonderia nazionale, con tentativi concreti di produrre chip in classe “7 nm” e oltre usando multi-patterning DUV.
• YMTC si concentra sul segmento delle memorie, altro pilastro della strategia di sovranità tecnologica.
• Hua Hong completa il quadro come ulteriore fonderia strategica nel piano cinese.
• Il settore degli strumenti nazionali, con progetti come SMEE, resta indietro rispetto ai leader giapponesi e occidentali.

I limiti tecnici ed economici del multi-patterning

Se da un punto di vista teorico il multi-patterning permette di spingere i limiti fisici della litografia DUV, in pratica introduce una serie di problemi che rendono il processo molto più costoso e meno efficiente rispetto a un approccio EUV diretto.

Ecco i principali svantaggi tecnici:

1. Aumento delle esposizioni e delle maschere: ogni livello aggiuntivo di patterning richiede passaggi extra, con conseguente incremento dei tempi di produzione.
2. Overlay error: la sovrapposizione precisa tra i vari strati diventa sempre più difficile da controllare, aumentando il rischio di difetti.
3. Line-edge roughness (LER): la rugosità dei margini dei circuiti peggiora, compromettendo le prestazioni dei chip finali.
4. Throughput ridotto: il numero di wafer processabili per ora scende drasticamente rispetto a un processo EUV equivalente.

Il risultato è un costo per wafer significativamente più alto. Secondo alcune stime di settore, una macchina EUV avanzata può costare tra i 150 e i 400 milioni di euro, mentre una DUV ArFi 193 nm si attesta su cifre molto più basse, nell’ordine delle decine di milioni. Tuttavia, il vantaggio economico iniziale si riduce drasticamente quando si contano le rese più basse e i costi operativi del multi-patterning intensivo.

Un esempio concreto: SMIC e i chip “7 nm-class”

Il caso di SMIC è emblematico. L’azienda cinese è riuscita a produrre chip che rientrano nella categoria “7 nm-class” utilizzando tecniche DUV multi-patterning avanzate. Tuttavia, diverse analisi di settore, tra cui un approfondimento di Asia Times del 2026, sottolineano che questi risultati comportano costi di produzione superiori e rese inferiori rispetto agli standard di TSMC o Samsung, che possono contare sull’EUV per gli stessi nodi.

Geopolitica e impatto sull’intelligenza artificiale

La “guerra dei chip” non è solo una questione industriale, ma un vero strumento di politica geopolitica. Gli Stati Uniti e i loro alleati puntano a limitare le capacità cinesi non solo nel settore civile, ma anche in ambito militare e nello sviluppo di intelligenza artificiale.

Pechino risponde con una strategia a più livelli:

• Sussidi massicci all’industria dei semiconduttori nazionale.
• Investimenti crescenti in ricerca e sviluppo.
• Integrazione verticale della catena di fornitura, per ridurre le dipendenze esterne.
• Diversificazione dei fornitori, quando possibile, verso paesi meno soggetti a restrizioni occidentali.

L’impatto sul settore AI è particolarmente rilevante. I chip più avanzati per acceleratori AI e calcolo ad alte prestazioni (HPC) richiedono nodi produttivi top-end, accessibili solo tramite EUV. Questo mantiene un vantaggio competitivo per le aziende che hanno accesso a questa tecnologia, come TSMC, Samsung e Intel. La Cina, dal suo canto, può comunque sviluppare soluzioni AI efficaci anche su nodi meno avanzati, ottimizzando l’architettura hardware e software, ma con limiti evidenti in termini di efficienza energetica e prestazioni per i carichi di lavoro più esigenti.

Domande aperte e scenari futuri

Nonostante i progressi tecnici, restano diverse incertezze che rendono difficile prevedere l’evoluzione di questa corsa tecnologica:

• Produzione di massa a 3 nm: non ci sono al momento evidenze pubbliche di una linea produttiva cinese in grado di raggiungere rese e costi competitivi a questo nodo tramite sola tecnologia DUV.
• Sostenibilità economica: la soglia oltre la quale il multi-patterning diventa economicamente insostenibile resta incerta e dipende da molte variabili, tra cui la maturità dei processi e il controllo qualità.
• Evoluzione dei controlli export: eventuali inasprimenti delle restrizioni potrebbero privare la Cina di risorse chiave come manutenzione, componenti di ricambio e software di progettazione.
• Dipendenze residue: anche con progressi locali, la Cina continua a dipendere da strumenti EDA (come quelli di Cadence e Synopsys) e materiali chimici avanzati, rendendo la piena sovranità tecnologica un obiettivo a lungo termine.

Conclusione

La strategia cinese di puntare su DUV e multi-patterning per aggirare il blocco sull’EUV rappresenta un percorso tecnicamente plausibile, ma estremamente complesso e costoso. Al 2026, non esistono prove pubbliche di una produzione commerciale a 3 nm su larga scala che possa competere realmente con i processi EUV di TSMC o Samsung in termini di costi e rese.

Il quadro rimane dinamico e fortemente influenzato dalle scelte politiche di Stati Uniti, Unione Europea e Paesi Bassi. Monitorare gli annunci ufficiali di SMIC, i report degli analisti di settore e gli sviluppi delle politiche di export sarà fondamentale per capire se la Cina riuscirà davvero a colmare il gap tecnologico o se il divario con l’Occidente continuerà ad ampliarsi, con ricadute significative anche sul futuro dello sviluppo dell’intelligenza artificiale a livello globale.